英特尔展示全新3D晶体管：提供更高的性能和扩展性

英特尔展示了其下一代三维堆叠 CMOS 晶体管技术，该技术利用背面电源和直接背面接触，为下一代芯片提供更高的性能和扩展性。

英特尔成功实现硅晶体管在晶圆上的大规模三维单片集成，展示利用背面电源和直接背面接触的三维堆叠式 CMOS 晶体管。

新闻稿： 今天，英特尔发布了技术突破，为公司未来的工艺路线图保留了丰富的创新管道，强调了摩尔定律的延续和发展。

在 2023 年 IEEE 国际电子器件会议（IEDM）上，英特尔研究人员展示了结合背面电源和直接背面触点的三维堆叠 CMOS（互补金属氧化物半导体）晶体管的进展。该公司还报告了最近研发突破的背面功率传输（如背面触点）的扩展路径，并首次在同一 300 毫米（mm）晶圆（而非封装）上成功演示了硅晶体管与氮化镓（GaN）晶体管的大规模三维单片集成。

"随着我们进入安戈洛时代，并在四年内超越五个节点，持续创新比以往任何时候都更加重要。在IEDM 2023上，英特尔展示了其在推动摩尔定律的研究进展，强调我们有能力为下一代移动计算带来能够实现进一步扩展和高效功率交付的领先技术。"

-英特尔高级副总裁兼元器件研究部总经理Sanjay Natarajan

为何重要：晶体管扩展和背面功率是帮助满足对更强大计算能力的指数级增长需求的关键。年复一年，英特尔满足了这一计算需求，表明其创新将继续推动半导体行业的发展，并继续成为摩尔定律的基石。英特尔的元件研究小组通过堆叠晶体管不断突破工程极限，将背面功率提升到新的水平，从而实现更多的晶体管扩展和更高的性能，并证明不同材料制成的晶体管可以集成在同一晶圆上。

最近公布的工艺技术路线图彰显了公司在持续扩展方面的创新，包括 PowerVia 背面电源、用于高级封装的玻璃基板和 Foveros Direct，这些技术都源自 Components Research，预计将在本十年内投入生产。

我们是如何做到的：在 IEDM 2023 上，元件研究部展示了其致力于创新的决心，即在硅片上安装更多晶体管，同时实现更高的性能。研究人员已经确定了通过有效堆叠晶体管继续扩大规模所需的关键研发领域。结合背面电源和背面触点，这些将是晶体管架构技术的重大进步。在改进背面电源传输和采用新型二维沟道材料的同时，英特尔正致力于到 2030 年将摩尔定律扩展到一万亿个晶体管封装。

英特尔推出业界首款突破性三维堆叠 CMOS 晶体管，结合背面电源和背面触点：

• 英特尔在 IEDM 2023 上展示的最新晶体管研究成果开创了业界先河：能够以低至 60 纳米的栅极间距垂直堆叠互补场效应晶体管 (CFET)。通过堆叠晶体管，可实现面积效率和性能优势。它还与背面电源和直接背面接触相结合。它彰显了英特尔在全栅极晶体管领域的领先地位，展示了公司超越 RibbonFET 的创新能力，使其在竞争中处于领先地位。

英特尔在四年内超越五个节点，并确定了所需的关键研发领域，以继续扩大晶体管规模，实现背面功率传输：

• 英特尔的 PowerVia 将于 2024 年实现制造就绪，这将是首次实现背面电源交付。在 IEDM 2023 大会上，Components Research 确定了在 PowerVia 之后扩展和扩大背面功率传输的途径，以及实现这些途径所需的关键工艺进步。此外，这项工作还强调了背面触点和其他新型垂直互连的使用，以实现面积效率高的器件堆叠。